LEICI   25638
INSTITUTO DE INVESTIGACIONES EN ELECTRONICA, CONTROL Y PROCESAMIENTO DE SEÑALES
Unidad Ejecutora - UE
congresos y reuniones científicas
Título:
Implementación de un algoritmo de recuperación de errores para el análisis de efectos únicos de fallas en FPGAs
Autor/es:
CAPPELLETTI, MARCELO; JORGE OSIO; JUAN CARLOS CZERWIEN
Lugar:
San Francisco, Córdoba
Reunión:
Congreso; 8° Congreso Nacional de Ingeniería en Informática / Sistemas de Información (CoNaIISI 2020); 2020
Institución organizadora:
Univ. Tecn. Nac. Facultad Regional San Francisco. Red de Informática/Sistemas de Información "RIISIC", del CONFEDI.
Resumen:
Los FPGA (Field Programmable Gate Array) son cadavez más utilizados en diferentes áreas, incluidos en lossistemas aeroespaciales, en donde los dispositivos seencuentran expuestos a la irradiación de partículasaltamente energéticas que pueden provocar fallasparciales o totales en los mismos. Este trabajo presentala primera etapa de un sistema cuyo objetivo general esel de contribuir al diseño de FPGA?s más resistentes a laradiación, a partir del análisis de los efectos únicos defalla, conocidos como SEE (Single Event Effects). LosSEE pueden provocar pulsos transitorios o cambios denivel en uno o varios bits, lo cual a su vez puede generarla pérdida de datos de manera transitoria, interrupciónde la funcionalidad y fallas electrónicas permanentesentre otros deterioros. Bajo condiciones de ensayoexperimental específicas, los SEE producidos por lairradiación de partículas de alta energía que impactansobre los dispositivos, pueden correlacionarse con losSEE producidos por fotones provenientes de pulsos derayo laser (técnica de Laser Testing). Las principalesventajas de esta última metodología, son su bajo costo,su menor riesgo y la posibilidad de brindar informaciónrelevante sobre la ubicación espacial y temporal de losSEE dentro de los dispositivos. Específicamente, en estetrabajo se presenta la implementación del algoritmo deHamming (11,7) para la codificación y decodificación dedatos, haciendo uso de una IP personalizada con laArquitectura Zynq 7000 AP SoC, perteneciente a lafamilia Xilinx, que incluye un FPGA y un procesadorCortex A9 doble núcleo (con periférico UART). Elobjetivo, es utilizar el Algoritmo de Hamming (11,7),para la detección y corrección de errores en un bit dedatos, siendo ésta la puesta a punto para en un futurorealizar los ensayos experimentales con la técnica deLaser Testing, para el análisis de los SEE sobre elFPGA.