Diseño e Implementación en FPGA de un Decodificador de Viterbi para Código Convolucional

RUBÉN MINUTTA; MARTÍN AYARDE; G. CORRAL BRIONES

Workshop; XV Workshop on Information Processing and Control; 2013

Se presenta el diseño e implementación en arreglo de compuertas programables (FPGA) de un decodificador de Viterbi (DV) de decisiones norıgidas para un codigo convolucional de tasa 1/2, longitud de influencia ?constraint length? de 7 y polinomios generadores G1 = 1111001 y G2 = 1011011. La arquitectura digital que se implementa, pensada para su incorporacion en un receptor satelital con modulacion por desplazamiento de fase en cuadratura ́(QPSK), esta orientada a un bajo consumo de energía y recursos de la FPGA. Este diseño no utiliza recursos propietarios de la plataforma de implementación, garantizando de este modo la portabilidad del decodifcador a diferentes arquitecturas de FPGA.