Ruido 1/fd implementado en FPGA

O. G. ZABALETA; L. DE MICCO; C. GOZALEZ; C. M. ARIZMENDI; H. A. LARRONDO

Congreso; XV Iberchip IWS'09; 2009

El análisis del efecto del ruido sobre la dinámica de los sistemas físicos ha tomado recientemente un gran impulso a partir de los avances en la generación de secuencias con buenas propiedades aleatorias. Es necesario entonces contar con generadores en hardware de ruidos con características controlables (espectro de potencia, función densidad de probabilidad, autocorrelación, etc.). En este trabajo se propone una implementación en hardware, más precisamente en FPGA, de un generador de ruido estocástico coloreado, con espectro de tipo. Se presentan los resultados obtenidos utilizando las herramientas de diseño que provee ALTERA©, Quartus II y DspBuilder. DspBuilder utiliza las ya conocidas ventajas de Matlab® en el procesamiento de señales y se convierte en una herramienta muy poderosa para explorar hasta el último detalle cada etapa del proyecto.