Implementación en FPGA de Ruido Gaussiano para simulaciones en Hardware

L. DE MICCO; H. A. LARRONDO

Congreso; Congreso Argentino de Sistemas Embebidos CASE; 2011

El canal con ruido gaussiano es un estandard en la evaluación de todo sistema de comunicaciones ya que constituye una buena aproximación a muchos canales reales. Los generadores de ruido gaussiano constituyen entonces un equipamiento básico para la medición de los actuales sistemas digitales. La mayoría de los métodos de generación propuestos parten de una serie temporal con histograma constante (PDF uniforme). Aplicando luego el algoritmo de Box-Muller se obtiene la serie temporal con PDF gaussiana. Un inconveniente para la implementación en hardware del algoritmo de Box-Muller es que requiere la implementación de las funciones sinusoidal y logarítmica. En este trabajo se propone una metodología que permite la implementación en FPGA de un generador de ruido con una PDF deseada, a partir de un mapa caótico sintetizado. La PDF es aproximada por tramos. Dada la importancia de los generadores de ruido gaussiano apuntada arriba, en este trabajo se aplica la metodología propuesta para la obtención de una primera aproximación a la PDF Gaussiana. La implementación en hardware se realizó utilizado una FPGA Cyclone III EP3C120F780C7 de ALTERA, el diseño ocupa sólo 6% de los elementos lógicos del dispositivo y utiliza 26% de memoria RAM. Para la representación numérica se emplea arquitectura de punto flotante IEEE754 no sólo para conseguir una mejor precisión sino también para facilitar la utilización en sistemas digitales que utilizan esta representación.