IFEG 20353
INSTITUTO DE FISICA ENRIQUE GAVIOLA
Unidad Ejecutora - UE
congresos y reuniones científicas
Título:
Sistemas en Chip acelerados por hardware: comparación de performance en aplicaciones criptográficas
Autor/es:
OVIEDO MARCOS; P. A. FERREYRA; CARLOS A. MARQUÉS
Lugar:
Buenos Aires
Reunión:
Congreso; CASE 2011; 2011
Institución organizadora:
UTN FRBA
Resumen:
El procesamiento de datos de alta performance se ha
convertido en un desafío para la tecnología de los sistemas
embebidos actuales. Una alternativa para suplir los
requerimientos de performance es la utilización de aceleradores
de hardware implementados en lógica programable. En el
presente trabajo se muestran los resultados obtenidos de dos
implementaciones del algoritmo criptográfico TripleDES a través
del uso de aceleradores de hardware.
