INVESTIGADORES
CASTIÑEIRA MOREIRA Jorge
congresos y reuniones científicas
Título:
ALGORITMO DE SUMA-RESTA PARA IMPLEMENTAR CÓDIGOS DE PARIDAD DE BAJA DENSIDAD EN LÓGICA PROGRAMABLE
Autor/es:
ARNONE, L. J.; GAYOSO, A.; GONZALEZ, C. M.; CASTIÑEIRA MOREIRA, J.
Lugar:
Bahia, Brasil
Reunión:
Congreso; XI IBERCHIP; 2005
Institución organizadora:
IBERCHIP
Resumen:
<!--
/* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
{mso-style-parent:"";
margin:0cm;
margin-bottom:.0001pt;
mso-pagination:widow-orphan;
font-size:12.0pt;
font-family:"Times New Roman";
mso-fareast-font-family:"Times New Roman";}
h2
{mso-margin-top-alt:auto;
margin-right:0cm;
mso-margin-bottom-alt:auto;
margin-left:0cm;
mso-pagination:widow-orphan;
mso-outline-level:2;
font-size:18.0pt;
font-family:"Times New Roman";}
@page Section1
{size:612.0pt 792.0pt;
margin:70.85pt 3.0cm 70.85pt 3.0cm;
mso-header-margin:36.0pt;
mso-footer-margin:36.0pt;
mso-paper-source:0;}
div.Section1
{page:Section1;}
-->
En este trabajo se ilustra una forma de implementar
la decodificación de códigos de paridad de baja densidad (LDPC) en forma muy
sencilla en lógica programable, debido a que solo se realizan operaciones de
suma y resta en punto fijo, sin necesidad de realizar productos ni cocientes,
ni el uso de aritmética de punto flotante.
