INVESTIGADORES
CASTIÑEIRA MOREIRA Jorge
congresos y reuniones científicas
Título:
IMPLEMENTACIÓN EN FPGA DE UN DECODIFICADOR LDPC DE DISTANCIA MÉTRICA EUCLIDIANA
Autor/es:
FARRELL, P. G.; ARNONE, L. J.; CASTIÑEIRA MOREIRA, J.
Lugar:
Buenos Aires, Arg.
Reunión:
Congreso; XV IBERCHIP; 2009
Institución organizadora:
IBERCHIP
Resumen:
En este trabajo se presenta la implementación deun decodificador LDPC en FPGA que utiliza un algoritmo de entrada suave-salida suave (SISO Soft-Input Soft-Output). Este algoritmo utiliza como métrica la distancia Euclideana mínima cuadrada y no requiere el conocimiento de la proporcion señal a ruido recibida.La performance de este algoritmo es similar a la del suma-producto. La implementacion realizada utiliza solo operaciones de suma resta en punto fijo y busqueda en tablas. Permite trabajar con cualquier tipo de matriz de paridad.
