INVESTIGADORES
CASTIÑEIRA MOREIRA Jorge
congresos y reuniones científicas
Título:
IMPLEMENTACIÓN EN LÓGICA PROGRAMABLE DE UN DECODIFICADOR LDPC DE ALTA VERSATILIDAD
Autor/es:
ARNONE, L. J.; GONZALEZ, C. M.; GAYOSO, A.; RABINI, M.; CASTIÑEIRA MOREIRA, J.
Lugar:
Santa Fe
Reunión:
Congreso; AST 37 JAIIO; 2008
Institución organizadora:
JAIIO
Resumen:
Los códigos de paridad de baja densidad (LDPC) están recibiendo mucha atención debido a su funcionamiento cercano al limite de Shannon. El decodificador LDPC que se presenta en este trabajo esta implementado en lógica programable, y permite trabajar con cualquier tipo de matriz paridad (generadas aleatoriamente, quasi-cíclicas sistemáticas o no sistemáticas). También se adapta en forma paramétrica a cualquier tasa del código k/n. Esto le otorga una amplia versatilidad de aplicación y permite la utilización de los códigos LDPC mas recientes, que son los que utilizan matrices generadas aleatoriamente. En la implementación se utiliza un algoritmo de decodificación de suma-resta en punto fijo, el cual esta basado en el algoritmo de suma-producto introducido por D. J. C.MacKay y R. M. Neal.
