Micro-fabricación de Dispositivos Fotónicos Integrados (PICs) mediante la tecnología del Silicio.

JEFFRY H. MARTÍNEZ VALDIVIEZO; ROBERTO PEYTON; GUSTAVO ADRIAN TORCHIA; ANDRÉS DI DONATO; CLAUDIO FERRARI; ALEJANDRO FASCISZEWKI

Tandil - Buenos Aires

Taller; Taller de Óptica y Fotónica TOPFOT 2022; 2022

UNICEN

En las últimas décadas, la Fotónica de Silicio se ha logrado establecer como una tecnología pujante en el desarrollo de Circuitos Fotónicos Integrados (PICs) gracias a su compatibilidad con los procesos estándar de fabricación CMOS, y la alta integración ofrecida. Los dispositivos fabricados bajo esta plataforma se utilizan ampliamente en comunicaciones ópticas y también como sensores en distintos campos de aplicación. Entre las principales ventajas que presenta esta tecnología se destacan: el gran ancho de banda permitido en la región de comunicaciones ópticas; la inmunidad al ruido electromagnético y la posibilidad de producción de chips fotónicos integrados a gran escala.Actualmente, uno de los principales soportes de la fotónica de silicio es el Silicon Nitride (Si3N4) y bajo esta tecnología se desarrolló este trabajo. La metodología utilizada en el desarrollo de estos dispositivos se basa de 3 etapas: diseño, simulación y fabricación. En la etapa de diseño se realiza un modelado físico del dispositivo, y para verificar el funcionamiento esperado se ejecutan sucesivas simulaciones numéricas seguidas de un análisis del rendimiento. Una vez que el diseño está definido, se procede a diseñar una máscara que se utilizará en el proceso de fabricación para transferir el circuito óptico final del dispositivo, este diseño contiene alrededor de mil dispositivos fotónicos integrados. En la fabricación de la máscara litográfica, se utilizó un masterizador comercial que permite grabar sobre una placa de vidrio+Cr2O3 el circuito diseñado utilizando para ello técnicas convencionales de foto-litografía UV. Finalmente, se transfiere el circuito óptico a un wafer, compuesto por una capa de Nitruro de Silicio (300[nm]), que yace sobre una película de dióxido de silicio (1500[nm]) depositada sobre un sustrato de Silicio. En este sentido se deposita una fotoresina (PR) sobre la oblea (PR/Si3N4/SiO2/Si) y mediante un alineador de máscaras comercial, se alinea el wafer con la máscara de vidrio+Cr2O3 y luego se la expone mediante una lámpara UV. Luego se revela la oblea, y se remueve la PR menos en las zonas expuestas. Por último, se definen las paredes optimizando la rugosidad de las guías de onda y la profundidad de las mismas, esto mediante ataques del tipo Reactive Ion Etching (RIE) controlando el tiempo de reacción, potencia y presión en la cámara donde se generan iones mediante plasma. Para controlar la rugosidad en las paredes se utiliza un microscopio FIB-SEM y para controlar el espesor de las paredes del Silicon Nitride empleamos técnicas de elipsometría.En este trabajo presentamos el proceso de desarrollo completo de PICs integrados en Si3N4 cuyo destino son las comunicaciones ópticas, en particular dispositivos divisores de potencia (splitters) con diseños convencionales y un diseño MMI+CCT (Interferencia modal y teoría de acoplamiento coherente) con el propósito de minimizar las pérdidas por curvatura y el tamaño final del dispositivo.