Comparación de resultados entre el uso de Nexys-2 y Pynq-Z1 para controlar una adquisidora de datos

HÉCTOR LACOMI ; CRISTIAN DONATO; TOMAS DI FIORE; NICOLAS URBANO

Congreso; Congreso Argentino de Sistemas Embebidos CASE 2019; 2019

El objetivo de este trabajo es presentar los resultadosobtenidos con las mejoras realizadas en el funcionamiento,implementación y verificación de una placa de adquisición dedatos construida ad-hoc [1]. La placa de adquisición seencontraba operando con una placa Nexys-2 basado en el chipSpartan-3 [2] y para verificar su funcionamiento se implementóla lógica de control en lenguaje Verilog. Actualmente se utilizapara el funcionamiento de la adquisidora de datos, el kit dedesarrollo PYNQ-Z1 [3] basado en el chip ZYNQ-7000 [4], quepermite programar la lógica de control de los módulos Verilogen lenguaje Python. Como esta unidad adquisidora seráutilizada en un sistema de adquisición de datos multipropósito,el nuevo sistema fue testeado en el laboratorio simulandodistintos tipos de señales inyectándole diferentes niveles deruido eléctrico (del tipo Gaussiano), simulando las señalesreales que deberá adquirir.La placa adquisidora utilizada en ambas experiencias poseeun conversor analógico digital ADC10080 [5], el cual tiene unafrecuencia máxima de muestreo de 80MS/s y 10 bits deresolución.En los ensayos realizados con la placa Nexys 2 inyectandoseñales senoidales se obtenía como resultado un offset deaproximadamente 30mV, el cual se vuelve a observar con laPYNQ-Z1.A diferencia del sistema anterior que utilizaba los 8 bits mássignificativos a modo de filtrado binario, con esta placa seutilizan los 10 bits que proporciona el ADC ya que por losresultados obtenidos la señal se visualiza con un ruido muchomenor que no perjudica a la lectura de la señal.La frecuencia de muestreo es mayor a la utilizada con laNexys 2, alcanzando 76.9MHz y obteniendo un ancho de bandade 14MHz, suficiente para detectar la información de interés enla señal de entrada. El ancho de banda fue calculado inyectandouna señal rectangular de frecuencia 5KHz y una amplitud de2Vpp de manera tal de adquirir el tiempo de conmutación entreestados, y luego aplicar una transformada de Fourier paraobservar el espectro. Además se hizo un barrido en frecuenciacon señales senoidales y rectangulares para verificar los mismosdatos.El hecho de que la placa de desarrollo PYNQ-Z1 poseea unchip en el cual se encuentran embebidos un microprocesadorCortex A9 y una FPGA Artix 7 permitió, a diferencia delsistema anterior, controlar, configurar y visualizar los datos através del microprocesador debido a la existencia de un bus dedatos basado en el protocolo AXI, que comunica el mismo conla memoria RAM y los módulos de control desarrollados enverilog para FPGA. Esto lo convierte en un sistema compactosin necesidad de contar con una PC para procesar los datos.La cantidad de datos de almacenamiento se determinó en16Kbytes que representa un tiempo de aproximadamente213us por adquisición.Para verificar el funcionamiento del sistema adquisidor serealizó la simulación de la señal senoidal sintetizada por ungenerador de funciones, de 1Vpp y frecuencia de 5MHz(Figura 1). Con el resultado de cada adquisición serepresentaron las muestras adquiridas a través delprocesamiento de datos con Python desde el microprocesador.Figura 1: Adquisición de una señal senoidal de 1Vpp y 5MHz.Conclusiones:Se obtuvo una distorsión en la señal mucho menor alanterior debido al aumento de la frecuencia de muestreo,aumentando la relación señal a ruido.A partir del procedimiento de este ensayo fue posibleextender las funcionalidades del circuito realizado en la FPGA,habiendo agregado una señal de ?trigger?, y teniendo lacapacidad de muestrear a 76,9MHz, teniendo un ancho debanda mayor que el anterior.El nuevo sistema propuesto donde se reemplaza la Nexys2por la Pynq-Z1 como se puede observar, presenta resultadosprometedores en cuanto a la calidad de la señal adquirida ymejoras notables en cuanto la relación Señal/Ruido y distorsiónde las señales (Entrada vs. Salida).