CONICET | Buscador de Institutos y Recursos Humanos

Se presenta una nueva clasificación para los desaciertos en memoria cache, pensada para sistemas de cómputo que operan con múltiples hilos de ejecución. La clasificación propuesta se basa en el modelo D3C y utiliza las distancias de pila LRU para las referencias a memoria. La clasificación propuesta incorpora dos nuevos subtipos para los desaciertos de conflicto: conflicto-cruzado (interferencia entre hilos) y conflicto-cerrado (interferencia interhilo). Se realizaron simulaciones manejadas por traza usando los benchmarks SPLASH-2. Los resultados obtenidos para las tasas desaciertos promedio de los benchmarks considerados mostraron muy altas tasas de interferencia entre hilos para las memorias cache de 8 y 16 Kbytes y asociatividades de grado 1 y 2. Para estos tamaños, la asociatividad de grado 4 logra una buena reducción en la tasa de desaciertos de conflicto cruzados. Las memorias cache de 32 y 64 Kbytes logran reducir sensiblemente la interferencia entre hilos y lo hacen más efectivamente las asociatividades más altas.